目录
- 1端接简介
- ▪源端端接
- ▪终端端接
- 2端接电阻方式详解
- ▪源端串联匹配
- ▪终端并联匹配
- ▪戴维南匹配
- ▪RC网络匹配
- ▪二极管匹配
>端接简介
见
对接，在高速PCB设计中，高速电路中由阻抗不匹配引起的信号反射现象
，通过端接电路在抑制攻击线上反射
，是减轻反射信号影响的一种有效可行的方式。
>源端端接
即在靠近芯片的发送端
串联电阻，使得该串联电阻与芯片的内阻之和尽量与传输线
阻抗一致。该端接简单功耗小，不会给驱动器带来额外的
直流负载，只需要一个电阻就可以抑制驱动端到负载端的二次反射，常用于点对点的拓扑上；但同时它会增加
RC时间常数，减缓负载端信号上升时间，因此不适合用于
高频信号通路。
>终端端接
即在末端并联一个与传输线特性阻抗一致的电阻到
GND或者电源上。该端接的优点是在信号能量反射回源端之前在负载端消除反射，可以减小噪声、
电磁干扰（EMI）及射频干扰（
RFI）。同时也是有缺点的，首先末端端接电阻会增加直流功耗，所以
功耗较大，不适用于使用电池供电的产品，此外在逻辑高状态下，对器件的驱动能力要求较高。
>端接电阻方式详解
常用的端接电阻方式有以下几种：
>源端串联匹配
源端串联匹配就是在输出BUFFER上串接一个电阻，使BUFFER的输出阻抗与传输线阻抗一致；此电阻在
PCB设计时应尽量靠近输出
BUFFER放置 ，常用的值为：33欧姆。
对于TTL或CMOS驱动，信号在逻辑高及低状态时均具有不同的输出阻抗，而一些
负载器件可能具有不同的输入输出阻抗，不能简单的得知，所以在使用串联端接匹配时，在具有输入输出阻抗不一致的条件下，可能不是最佳的选择；在布线终端上存在集总线型负载或单一元件时，串联匹配是最佳的选择；
串联电阻的大小由下式决定：
R=ZO-R0 ZO--传输线阻抗 R0--BUFFER输出阻抗
串联匹配的优点：提供较慢的上升时间，减少反系量，产生更小的EMI，从而降低过冲，增加信号的传输质量；
串联匹配的缺点：当
TTL/
CMOS出同一网络上时，在驱动分布负载时，通常不能使用串联匹配方式。
>终端并联匹配
由在走线路径上的某一端连接单个电阻构成，这个电阻的阻值必须等于传输线所要求的电阻值，电阻的另一端接电源或地；简单的并联匹配很少用于
CMOS与
TTL设计中；
并联匹配的优点：可用于分布负载，并能够全部吸收传输波以消除反射；
并联匹配的缺点：需额外增加电路的功耗，会降低噪声容限。
>戴维南匹配
Vref=R2/(R1+R2)*V
Vref--输入负载所要求的电压
当R1=R2时，对高低逻辑的驱动要求均是相同的，对有些逻辑系列可能不能接受；
当R1>R2时，逻辑低对电流的要求比逻辑高大，这种情况对TTL与COMS器件是不能工作的；
当R1<R2时，这种对大多数的设计比较合适；
戴维南匹配的优点: 能够全部吸收传输波以消除反射，尤其适合用于总线使用；
戴维南匹配的缺点：需额外增加电路的功耗，会降低噪声容限；
>RC网络匹配
端接电阻应该等于传输线的阻抗Z0，而电容一般非常小(20PF--600PF)；RC网络的时间常数必须大于两倍的信号传输延时时间；
RC端接匹配的优点：可在分布负载及总线布线中使用，它完全吸收发送波，可以消除反射，并且具有很低的直流功率损耗；
RC端接的缺点：它将使非常高速的信号速率降低，RC电路的时间常数选择不好会导致电路存在反射，对于高频、快速上升的信号应多加注意。
>二极管匹配
二极管匹配方式常用于
差分或成对网络上，采用二极管匹配会使其负载变成非线性，可能会增加EMI的问题。
各种匹配方式的特征如下表所示：
终端类型 | 元件数 | 延时情况 | 电源要求 | 元件值 | 备注 |
并联 | 1 | 小 | 高 | R=Z0 | 功耗很大 |
戴维南 | 2 | 小 | 高 | R=2Z0 | |
RC | 2 | 小 | 中 | R=Z0,C很小 | |
二极管 | 2 | 小 | 高 | 根据电源电压宝 | |
